

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder:

申請日：西元 2003 年 01 月 15 日
Application Date

申請案號：092100837
Application No.

申請人：其樂達科技股份有限公司
Applicant(s)

局長

Director General

蔡練生

發文日期：西元 2003 年 5 月 15 日
Issue Date


發文字號：09220483570
Serial No.

申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

發明專利說明書

一、 發明名稱	中 文	記錄壓縮編碼表於虛擬唯讀記憶體的方法及裝置
	英 文	METHOD AND APPARATUS OF RECORDING COMPRESSION ENCODE TABLE IN PSEUDO READ-ONLY MEMORY
二、 發明人 (共1人)	姓 名 (中文)	1. 葉嘉佑
	姓 名 (英文)	1. YEH, Chia-yow
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (中 文)	1. 彰化縣和美鎮好修里北寧路220巷5號
	住居所 (英 文)	1. No. 5, Lane 220, Beining Rd., Hemei Jen, Changhua, Taiwan, R.O.C.
三、 申請人 (共1人)	名稱或 姓 名 (中文)	1. 其樂達科技股份有限公司
	名稱或 姓 名 (英文)	1. Cheerteck Inc.
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中 文)	1. 新竹科學工業園區力行路9號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1. No. 9, Li-Shin Rd., Science-Based Industrial Park, Hsinchu, Taiwan, R.O.C.
	代表人 (中文)	1. 葉垂奇
	代表人 (英文)	1. YEH, Archie



四、中文發明摘要 (發明名稱：記錄壓縮編碼表於虛擬唯讀記憶體的方法及裝置)

本發明係關於一種記錄壓縮編碼表於虛擬唯讀記憶體的方法及裝置，該裝置包括：一虛擬位址解碼器、一可程式邏輯陣列、一對應值計算模組、一儲存元件、一減法器以及一多工器。該虛擬位址解碼器以壓縮編碼表中之索引編號判斷其落入之資料區塊。該可程式邏輯陣列計算該落入區塊之相關資料。該對應值計算模組則根據區塊之相關資料計算對應之實際值。該儲存元件用以儲存壓縮編碼表中不具重複性或遞增性之資料。該減法器用以計算索引編號與位址偏移量之差值，藉以對儲存元件進行讀取。該多工器則用以選擇性輸出對應值計算模組計算之輸出值或讀取自儲存元件之資料。



五、(一)、本案代表圖為：第 2 圖

(二)、本案代表圖之元件代表符號簡單說明：

21 虛擬位址解碼器

六、英文發明摘要 (發明名稱：METHOD AND APPARATUS OF RECORDING COMPRESSION ENCODE TABLE IN PSEUDO READ-ONLY MEMORY)

The invention is related to a method and apparatus of recording compression encode table in pseudo read-only memory, which comprises a pseudo address decoder, a programmable logic array, a corresponding value calculation module, a storing element, a subtracter and a multiplexer. The pseudo address decoder decides its data block by the index in the compression encode table. Then



四、中文發明摘要 (發明名稱：記錄壓縮編碼表於虛擬唯讀記憶體的方法及裝置)

22	可程式邏輯陣列
23	對應值計算模組
231	第一減法器
232	加法器
233	第二多工器
24	第二減法器
25	儲存元件
26	第一多工器

六、英文發明摘要 (發明名稱：METHOD AND APPARATUS OF RECORDING COMPRESSION ENCODE TABLE IN PSEUDO READ-ONLY MEMORY)


the programmable logic array calculates the correlated data that fall into the block. And the corresponding value calculation module calculates its corresponding value based on the correlated data of the block. The storing element is used for storing the non-repeat and non-increase data in the compression encode table. The subtracter computes the difference between index and



四、中文發明摘要 (發明名稱：記錄壓縮編碼表於虛擬唯讀記憶體的方法及裝置)

六、英文發明摘要 (發明名稱：METHOD AND APPARATUS OF RECORDING COMPRESSION ENCODE TABLE IN PSEUDO READ-ONLY MEMORY)

address-offset in order to read the storing element. The multiplexer selectively outputs the calculated outcome from corresponding value calculation module or the data read from the storing element.



一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先權

無

二、☐主張專利法第二十五條之一第一項優先權：

申請案號：

無

日期：

三、主張本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間

日期：

四、☐有關微生物已寄存於國外：

寄存國家：

寄存機構：

寄存日期：

寄存號碼：

無

☐有關微生物已寄存於國內(本局所指定之寄存機構)：

寄存機構：

寄存日期：

寄存號碼：

無

☐熟習該項技術者易於獲得，不須寄存。



五、發明說明 (1)


一、【發明所屬之技術領域】

本發明係關於一種記錄壓縮編碼表的方法及裝置。本發明尤其關於一種記錄壓縮編碼表於虛擬唯讀記憶體的方法及裝置。

二、【先前技術】

隨著資訊科技的進步，幾乎所有的資訊皆可以數位的方式儲存，以供使用者保存資訊。同時，配合網路技術的快速發展，讓使用者可以經由網路傳遞與交換資訊。然而，即使儲存技術及網路技術的進步迅速，仍然無法趕上資訊成長的速度。例如，影像與聲音的資料量相當龐大，若直接加以儲存或在網路上傳遞，則必需付出相當的儲存空間及網路頻寬為其代價。因此目前多以壓縮編碼的方式，在可接受的影音品質條件下降低資料量，以有效節省儲存空間及網路頻寬。

以影音資料為例，目前有MPEG(motion picture experts group)、MP3 (MPEG audio layer 3)及WMA (windows media audio)等相關的影音壓縮格式為一般使用者所接受，並以此檔案格式在網路上進行傳遞。將資料壓縮編碼後，欲讀取其中的資料或將播放影音資料就必須將資料解碼。而解碼的程序可由軟體或硬體來執行。然而，若以軟體進行解碼時，所有的解碼運算動作將交由系統之中央處理單元(central processing unit, CPU)執行。當系統的效能不足時，影音播放的品質將大打折扣，



五、發明說明 (2)

例如視訊產生跳格，音訊不平順的現象。若以硬體進行解碼程序將可大大降低這類情況的發生。

另外，無論是以軟體或硬體進行壓縮編碼或解碼，為了保持壓縮編碼與解碼的一致性，必須記錄相對應的壓縮編碼表。若以硬體進行解碼，可將這類壓縮編碼表儲存在唯讀記憶體(read-only memory, ROM)中，並於解碼時讀取其中的資料來進行解碼程序。例如，以WMA格式壓縮音訊資料必須使用六種壓縮編碼表，分別為



huffman-RLC-16-mono、huffman-RLC-16-diff、
huffman-RLC-440-mono、huffman-RLC-440-diff、
huffman-RLC-44Q-mono、huffman-RLC-44Q-diff。將這些壓縮編碼表儲存於唯讀記憶體中會佔用 4438×16 個位元。實作積體電路時，亦將佔據較大面積的矽晶而無法有效地縮小積體電路的設計，並因而增加了原料成本。

綜上所述，如何有效率的記錄這類壓縮編碼表於唯讀記憶體中，以減少儲存壓縮編碼表所佔用的矽晶面積，進而降低原料成本便是目前亟需解決的問題。

三、【發明內容】

針對上述問題，本發明的目的為提供一種記錄壓縮編碼表於虛擬唯讀記憶體的方法及裝置，其可有效的減少壓縮編碼表所需的儲存空間。

本發明的另一目的為提供一種記錄壓縮編碼表於虛擬唯讀記憶體的方法及裝置，其可有效降低解碼積體電路所





五、發明說明 (3)

需的矽晶面積，進而降低原料成本。

為達上述目的，本發明之記錄壓縮編碼表於虛擬唯讀記憶體的方法，係先將壓縮編碼表中具有重複性或遞增性的連續資料劃分為複數個區塊，而以一重複標記或遞增標記表示。再以邏輯電路計算輸出區塊中對應於壓縮編碼表之實際值。而壓縮編碼表中不具重複性或遞增性之資料則儲存於另一儲存元件中。

另外，本發明之記錄壓縮編碼表於虛擬唯讀記憶體的裝置，包括：一虛擬位址解碼器、一可程式邏輯陣列以及一對應值計算模組。該虛擬位址解碼器以輸入壓縮編碼表中之索引編號，判斷索引編號所對應的資料落入壓縮編碼表的哪一個區塊，並產生對應的輸出值給該可程式邏輯陣列。該可程式邏輯陣列依據索引編號所落入的區塊，亦即虛擬位址解碼器之輸出值，計算該落入區塊之相關資料，包括落入區塊之前所有區塊所包含的資料總筆數、落入區塊中之標記性質以及區塊起始值。該對應值計算模組則根據資料總筆數、區塊起始值以及標記性質來計算輸出索引編號對應於壓縮編碼表中之實際值。

本發明之記錄壓縮編碼表於虛擬唯讀記憶體的裝置更包括：一儲存元件、一減法器以及一多工器。該儲存元件用以儲存該壓縮編碼表中不具重複性或遞增性之資料。該減法器用來計算索引編號與位址偏移量之差值，藉以對該儲存元件進行讀取。該多工器則用以選擇性輸出該對應值計算模組計算之輸出值或讀取自該儲存元件之資料。



五、發明說明 (4)


依本發明之記錄壓縮編碼表於虛擬唯讀記憶體的方法及裝置，可將壓縮編碼表中大部份重複性或遞增性的連續資料以邏輯電路計算出對應的實際值，僅將表中不具重複性或遞增性之資料以唯讀記憶體儲存，因此可以有效節省壓縮編碼表儲存於唯讀記憶體的空間，進而減少實作積體電路所需的矽晶面積，以降低成本。

四、【實施方式】

以下將參照相關圖式，說明依本發明較佳實施例之記錄壓縮編碼表於虛擬唯讀記憶體的方法及裝置，其中相同的元件將以相同的參照符號加以說明。

表1為huffman-RLC-16-mono壓縮編碼表的部份資料，索引編號(Index)由388至406。以表1模擬一壓縮編碼表，將其索引編碼重新從0開始逐一編號(如表1 Index2欄位所示)來說明本發明之記錄壓縮編碼表於虛擬唯讀記憶體的方法。以下說明如未特別指明，將以重新編號之索引編號為準。由表1中可以發現|Level|欄位具有重複的性質，而Zero Run欄位則具有遞增的性質。例如，索引編號由0至9資料中之|Level|欄位值皆為9，而Zero Run欄位值則由0遞增到9。索引編號由10至14資料中之|Level|欄位值皆為10，而Zero Run欄位值則由0遞增到4。

根據以上的規則，可將表1劃分為4個區塊，分別為索引號碼0至9(B1)、索引號碼10至14(B2)、索引號碼15至17(B3)以及索引號碼18(B4)之資料。各區塊之|Level|欄





五、發明說明 (5)

位值可以一重複標記代表，以 $\langle \text{REP}, \text{LEVEL}_{\text{REP}}, \text{COUNT}_{\text{REP}} \rangle$ 表示，REP表示該標記的性質為重複性， $\text{LEVEL}_{\text{REP}}$ 為該區塊的重複值，該 $\text{COUNT}_{\text{REP}}$ 為該區塊所包含的資料筆數。因此上述4個區塊|Level|欄位值可表示成 $\langle \text{REP}, 9, 10 \rangle$ 、 $\langle \text{REP}, 10, 5 \rangle$ 、 $\langle \text{REP}, 11, 3 \rangle$ 以及 $\langle \text{REP}, 12, 1 \rangle$ 。而各區塊之Zero Run欄位值亦可以一遞增標記代表，以 $\langle \text{INC}, \text{LEVEL}_{\text{INC}}, \text{COUNT}_{\text{INC}} \rangle$ 來表示，INC表示該遞增標記的性質為遞增性，該 $\text{LEVEL}_{\text{INC}}$ 為該區塊的遞增起始值，該 $\text{COUNT}_{\text{INC}}$ 為該區塊所包含的資料筆數。上述4個區塊Zero Run欄位值可表示成 $\langle \text{INC}, 0, 10 \rangle$ 、 $\langle \text{INC}, 0, 5 \rangle$ 、 $\langle \text{INC}, 0, 3 \rangle$ 以及 $\langle \text{INC}, 0, 1 \rangle$ 。

由於表1中|Level|欄位值以重複標記表示，因此可藉由判斷索引編號落入的區塊加以得知。例如，索引編號16落入表中B3區塊，|Level|欄位值之重複標記為 $\langle \text{REP}, 11, 3 \rangle$ ，因此，|Level|欄位值即為11。而Zero Run欄位值是以遞增標記表示，其值 $\text{VALUE}_{\text{INC}}$ 可以下列方程式計算而得：

$$\text{VALUE}_{\text{INC}} = \text{INDEX} - \text{SUM}_{\text{COUNT}} + \text{LEVEL} \quad (\text{a})$$

其中INDEX為索引編號， $\text{SUM}_{\text{COUNT}}$ 為所在區塊之前所有區塊所包含之資料筆數總和，LEVEL為該遞增標記中之 $\text{LEVEL}_{\text{INC}}$ 值。同樣以索引編號16為例，其落入B3區塊， $\text{SUM}_{\text{COUNT}}$ 為B1區塊及B2區塊資料筆數的加總，其和為15，Zero Run欄位值之遞增標記為 $\langle \text{INC}, 0, 3 \rangle$ ，其LEVEL值為0。因此索引編號16之Zero Run欄位值 $\text{VALUE}_{\text{INC}}$ 為 $16 - 15 + 0$ ，即為1。





五、發明說明 (6)

上述比對索引編號落入之區塊以及計算索引編號對應於壓縮編碼表之實際值，可由一邏輯電路加以實現，詳細方式請容後說明。另外，B4區塊中僅有1筆資料，沒有數筆連續資料之重複性或遞增性，因此可將其直接儲存於儲存元件中。壓縮編碼或解碼時可依據索引編號直接讀取儲存元件取得壓縮編碼表中之實際值。

綜上所述，將本發明之記錄壓縮編碼表於虛擬唯讀記憶體的方法之實施步驟整理如圖1所示。首先，以壓縮編碼表中具有重複性或遞增性的連續資料作為一區塊，而將壓縮編碼表劃分為複數個區塊(S11)，接著，以邏輯電路計算輸出區塊中對應於壓縮編碼表之實際值(S12)。而壓縮編碼表中不具重複性或遞增性之資料則儲存於儲存元件中(S13)。

接著說明實現本發明之記錄壓縮編碼表於虛擬唯讀記憶體的方法之實施裝置。請參照圖2，本發明之記錄壓縮編碼表於虛擬唯讀記憶體之裝置，包括：一虛擬位址解碼器21、一可程式邏輯陣列22以及一對應值計算模組23。虛擬位址解碼器21以輸入之索引編號INDEX，判斷索引編號INDEX所對應的資料落入壓縮編碼表的哪一個區塊，並產生對應的輸出值給可程式邏輯陣列22。可程式邏輯陣列22依據索引編號INDEX所落入的區塊，亦即虛擬位址解碼器21之輸出值，計算該落入區塊之相關資料，包括落入區塊之前所有區塊所包含的資料總筆數SUM_{COUNT}、落入區塊中之標記性質OP(其包括重複性REP及遞增性INC)以及重複標記




五、發明說明 (7)

之重複值或遞增標記之遞增起始值，以下簡稱為區塊起始值LEVEL。對應值計算模組23則根據資料總筆數SUM_{COUNT}、區塊起始值LEVEL以及標記性質OP來計算輸出索引編號INDEX對應於壓縮編碼表中之實際值。若標記性質OP為REP，即該標記為重複標記，則對應之實際值為區塊起始值LEVEL，亦即表1中|LEVEL|欄位之實際值。若標記性質OP為INC，即該標記為遞增標記，對應之實際值則可由上述方程式(a)計算而得。方程式(a)中之VALUE_{INC}即為表1中Zero Run欄位之實際值。方程式(a)中之INDEX以索引編號INDEX代入，方程式(a)中之SUM_{COUNT}以可程式邏輯陣列22輸出之資料總筆數SUM_{COUNT}代入，方程式(a)中之LEVEL則以區塊起始值LEVEL代入。如此即可輸入一索引編號INDEX而得到相對應之|LEVEL|欄位值與Zero Run欄位值。

對應值計算模組23依據方程式(a)，包括：一第一減法器231、一加法器232以及一第二多工器233。第一減法器231計算索引編號INDEX與資料總筆數SUM_{COUNT}之差值，並輸出至加法器232。加法器232則計算第一減法器231之輸出值與區塊起始值LEVEL之和，並輸出至第二多工器233。第二多工器233則依據標記性質OP來選擇性輸出區塊起始值LEVEL或加法器232之輸出值。若OP為REP時，則輸出區塊起始值LEVEL。若OP為INC時，則輸出加法器232之輸出值。



虛擬位址解碼器21主要由一連串比較器所組成。以表1之壓縮編碼表劃分為4個區塊為例，其虛擬位址解碼器如



五、發明說明 (8)

圖3所示，其包括：一第一比較器211、一第二比較器212、一第三比較器213、一反向器214、一第一及閘215以及一第二及閘216。第一比較器211、第二比較器212以及第三比較器213之B端子接受索引編號INDEX之輸入，A端子之輸入為各區塊之界限值，即為各區塊之最大索引編號INDEX。例如第一區塊界限值bound1連接第一比較器211之A端子，其值為9。第二區塊界限值bound2連接第二比較器212之A端子，其值為14。第三區塊界限值bound3連接第三比較器213之A端子，其值為17。當比較器之B端子輸入大於A端子輸入時，則輸出1，否則輸出0。第一比較器之輸出經反向器214反向後輸出第一輸出值 OUT_1 。第一及閘215之一輸入端連接第一比較器211之輸出，另一輸入端連接第二比較器212輸出之反向，並輸出一第二輸出值 OUT_2 。第二及閘216之一輸入端連接第二比較器212之輸出，另一輸入端連接第三比較器213輸出之反向，並輸出一第三輸出值 OUT_3 。第三比較器213之輸出作為第四輸出值 OUT_4 。當輸入一索引編號INDEX時，虛擬位址解碼器21即可經由比較器比較，得知索引編號INDEX所落入的區塊，並表現在其輸出值的變化上。

另外，如上所述，可將表1中B4區塊之不具重複性或遞增性之資料儲存於儲存元件25，本實施例為一唯讀記憶體(read-only memory)，再配合一第一多工器26選擇性輸出對應值計算模組23之輸出值，或是讀取儲存元件25所得之資料。當輸入之索引編號INDEX經虛擬位址解碼器21判



五、發明說明 (9)

斷其落入之區塊不在可程式邏輯陣列22之區塊範圍時，則讀取儲存元件25中索引編號INDEX所對應的值，其可由虛擬位址解碼器21傳送至第一多工器26之一輸出值來加以判斷。而讀取唯讀記憶體可以一第二減法器24計算索引編號INDEX與位址偏移量Address_offset輸出一差值而對唯讀記憶體進行存取。

今接續上例，以表1模擬一壓縮編碼表，說明如何以索引編號INDEX取得壓縮編碼表中之值。其中表1之區塊B1、區塊B2及區塊B3中之資料可由可程式邏輯陣列22計算而得，區塊B4則儲存於儲存元件25中，即唯讀記憶體，因此虛擬位址解碼器21之第四輸出值OUT₄連接至第一多工器26。


假設輸入虛擬位址解碼器21之索引編號INDEX為16，第一比較器211與第二比較器212之輸出值為1，第三比較器213之輸出值為0。因此第一輸出值OUT₁、第二輸出值OUT₂及第四輸出值OUT₄皆為0，僅第三輸出值OUT₃為1，故索引編號INDEX為16之資料屬於區塊B3。可程式邏輯陣列22即計算輸出區塊B3之相關資料。計算|Level|欄位值時，輸出標記性質OP為REP、資料總筆數SUM_{COUNT}為15以及區塊起始值LEVEL為11。計算Zero Run欄位值時，輸出標記性質OP為INC、資料總筆數SUM_{COUNT}為15以及區塊起始值LEVEL為0。對應值計算模組23依據可程式邏輯陣列22之輸出值計算得到對應於壓縮編碼表之實際值。計算|Level|欄位值時，則輸出區塊起始值LEVEL為11。計算Zero Run欄位

五、發明說明 (10)

值時，則依上述方程式(a)得到Zero Run欄位值為1。第一多工器26則根據虛擬位址解碼器21之第四輸出值 OUT_4 為0，判斷輸出對應值計算模組23之輸出值。

再以一實例說明輸入之索引編號INDEX不在可程式邏輯陣列22之區塊範圍時的情形。當輸入虛擬位址解碼器21之索引編號INDEX為18，第一比較器211、第二比較器212以及第三比較器213之輸出值皆為1。因此第一輸出值 OUT_1 、第二輸出值 OUT_2 及第三輸出值 OUT_3 為0，僅第四輸出值 OUT_4 為1，故索引編號INDEX為18之資料屬於區塊B4。第一多工器26則根據虛擬位址解碼器21之第四輸出值 OUT_4 為1，判斷輸出讀取自唯讀記憶體中之資料。

依據本發明之記錄壓縮編碼表於虛擬唯讀記憶體之裝置，可有效節省壓縮編碼表儲存於儲存元件的空間。例如，完整的huffman-RLC-16-mono壓縮編碼表共有476筆資料。其中可以<REP, 1, 113>、<REP, 2, 68>、<REP, 3, 49>、<REP, 4, 42>以及<INC, 0, 113>、<INC, 0, 68>、<INC, 0, 49>以及<INC, 0, 42>表示索引編號2至273之資料，共有272筆資料，並可以邏輯電路及可程式邏輯陣列模擬出這些壓縮資料表之資料。而WMA格式壓縮音訊資料必須使用的六種壓縮編碼表，將其中重複標記及遞增標記以邏輯電路及可程式邏輯陣列模擬出這些壓縮資料表之資料需要約600至700個閘數(gate count)。其餘的資料以唯讀記憶體儲存，則需要約 721×13 個位元，與原來需要 4438×16 個位元相比較，減少至原來所需位元的13%。因



五、發明說明 (11)


此本發明確可有效節省壓縮編碼表儲存於儲存元件的空間，進而降低實作時的成本。

以上所述僅為舉例性，而非為限制性者。任何熟悉該項技術者均可依據上述本發明之實施例進行等效之修改，而不脫離其精神與範疇。例如，本實施例以表1為例劃分為B1、B2、B3以及B4共4個區塊。熟悉該項技術者可進行等效之修改，如圖4所示之虛擬位址解碼器21'，增加一個第二比較器212及一個第二及閘216並修改相關連接，即可產生5個輸出值，亦即劃分壓縮編碼表為5個區塊。同理，藉由比較器的增加可得到所需的劃分區塊數。

另外，不連續的區塊亦可藉由修改標記的表示方法來進行等效的修改。例如以<403, REP, 11>及<403, INC, 0>來表示B3區塊，其中403為B3區塊的索引編號起始值(此為原始索引編號，即表1中Index欄位值)。當依據索引編號計算其對應壓縮編碼表之實際值時，例如原始索引編號為404之資料，其重複性之|Level|欄位值仍為11。而遞增性之Zero Run欄位值可略為修改方程式(a)如下列方程式，計算而得：

$$VALUE_{INC} = INDEX_{current} - INDEX_{init} + LEVEL$$

其中， $INDEX_{current}$ 為欲計算對應實際值之索引編號， $INDEX_{init}$ 為標記中之索引編號起始值，LEVEL為標記中之區塊起始值。因此原始索引編號為404之Zero Run欄位值即為 $404 - 403 + 0$ ，即得1。故任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專



五、發明說明 (12)

利 範 圍 中 。



圖式簡單說明

五、【圖示簡單說明】

表1為huffman-RLC-16-mono壓縮編碼表之部份資料。

圖1為一流程圖，顯示本發明較佳實施例之記錄壓縮編碼表於虛擬唯讀記憶體的方法之實施步驟。


圖2為一本發明較佳實施例之記錄壓縮編碼表於虛擬唯讀記憶體的裝置之示意圖。

圖3為本發明較佳實施例之記錄壓縮編碼表於虛擬唯讀記憶體之裝置中之一虛擬位址解碼器之電路圖。

圖4為本發明較佳實施例之記錄壓縮編碼表於虛擬唯讀記憶體之裝置中之另一虛擬位址解碼器之電路圖。

元件符號說明：

B1、B2、B3、B4	區塊
21	虛擬位址解碼器
21'	虛擬位址解碼器
211	第一比較器
212	第二比較器
213	第三比較器
214	反向器
215	第一及開
216	第二及開
22	可程式邏輯陣列
23	對應值計算模組
231	第一減法器



圖式簡單說明

232	加 法 器
233	第 二 多 工 器
24	第 二 減 法 器
25	儲 存 元 件
26	第 一 多 工 器
Address_offset	位 址 偏 移 量
INDEX	索 引 編 號
LEVEL	區 塊 起 始 值
OP	標 記 性 質
OUT _x	虛 擬 位 址 解 碼 器 輸 出 值
S11~S13	記 錄 壓 縮 編 碼 表 於 虛 擬 唯 讀 記 憶 體
的 方 法 之 實 施 步 驟	
SUM _{count}	資 料 總 筆 數



六、申請專利範圍

1. 一種記錄壓縮編碼表於虛擬唯讀記憶體的方法，該壓縮編碼表中之值具有重複性或遞增性，該方法包括：
以該壓縮編碼表中具有重複性或遞增性的連續資料作為一區塊，而將該壓縮編碼表劃分為複數個區塊；以及
以邏輯電路計算該區塊中對應於該壓縮編碼表之實際值。


2. 如申請專利範圍第1項所述之記錄壓縮編碼表於虛擬唯讀記憶體的方法，更包括：

將該壓縮編碼表中不具重複性或遞增性之資料儲存於一儲存元件中。

3. 如申請專利範圍第2項所述之記錄壓縮編碼表於虛擬唯讀記憶體的方法，其中該儲存元件為一唯讀記憶體(read-only memory)。

4. 如申請專利範圍第1項所述之記錄壓縮編碼表於虛擬唯讀記憶體的方法，其中該區塊具有重複性的連續資料以一重複標記代表，該重複標記以 $\langle \text{REP}, \text{LEVEL}_{\text{REP}}, \text{COUNT}_{\text{REP}} \rangle$ 來表示，該REP表示該重複標記的性質為重複性，該 $\text{LEVEL}_{\text{REP}}$ 表示該區塊的重複值，該 $\text{COUNT}_{\text{REP}}$ 表示該區塊所包含的資料筆數。

5. 如申請專利範圍第4項所述之記錄壓縮編碼表於虛擬唯讀記憶體的方法，其中該區塊具有遞增性的連續資料以一遞增標記代表，該遞增標記以 $\langle \text{INC}, \text{LEVEL}_{\text{INC}}, \text{COUNT}_{\text{INC}} \rangle$ 來表示，該INC表示該遞增標記的性質為遞增性，該 $\text{LEVEL}_{\text{INC}}$ 表示該區塊的遞增起始值，該 $\text{COUNT}_{\text{INC}}$ 表示該區



六、申請專利範圍

塊所包含的資料筆數。

6. 如申請專利範圍第5項所述之記錄壓縮編碼表於虛擬唯讀記憶體的方法，其中以邏輯電路計算該區塊中對應於該壓縮編碼表之實際值包括：

該區塊中資料重複部份的實際值即為該重複標記中之 $LEVEL_{REP}$ 值；以及

該區塊中資料遞增部份的實際值 $VALUE_{INC}$ 可以下列方程式計算而得：



$$VALUE_{INC} = INDEX - SUM_{COUNT} + LEVEL$$

其中INDEX為該壓縮編碼表為每筆資料所設定之索引編號，起始編號為0逐一編號， SUM_{COUNT} 為所在區塊之前的所有區塊所包含之資料筆數總和，LEVEL為該遞增標記中之 $LEVEL_{INC}$ 值。

7. 一種記錄壓縮編碼表於虛擬唯讀記憶體的裝置，該壓縮編碼表為每筆資料設定一索引編號，起始編號為0逐一編號，且該壓縮編碼表中之值具有重複性或遞增性，並根據重複性或遞增性將該壓縮編碼表劃分為複數個區塊，而以一重複標記或一遞增標記代表該區塊，該標記以 $\langle OP, LEVEL, COUNT \rangle$ 來表示，OP表示該標記的性質，包含重複性或遞增性，LEVEL表示該區塊的起始值，COUNT表示該區塊所包含的資料筆數，該裝置包括：

一虛擬位址解碼器，係依據該索引編號判斷該索引編號之對應資料所在之一區塊，並輸出複數個輸出值；

一可程式邏輯陣列，係依據該虛擬位址解碼器之輸出



六、申請專利範圍

值，計算輸出該索引編號所在之該區塊中該重複標記或該遞增標記之起始值及該區塊之前的所有區塊所包含之一資料筆數總和；以及

一對應值計算模組，係利用該可程式邏輯陣列之輸出值計算該索引編號對應於該壓縮編碼表之資料。

8. 如申請專利範圍第7項所述之記錄壓縮編碼表於虛擬唯讀記憶體的裝置，其中更包括：

一儲存元件，用以儲存該壓縮編碼表中不具重複性或遞增性之資料；以及



一第一多工器，用以選擇性輸出該對應值計算模組計算之輸出值或讀取自該儲存元件之資料。

9. 如申請專利範圍第8項所述之記錄壓縮編碼表於虛擬唯讀記憶體的裝置，其中該儲存元件為一唯讀記憶體。

10. 如申請專利範圍第8項所述之記錄壓縮編碼表於虛擬唯讀記憶體的裝置，其中該第一多工器判斷輸出的標準，係當該索引編號所在區塊不是由該可程式邏輯陣列計算時，即輸出讀取自該儲存元件之資料，否則輸出該對應值計算模組計算之輸出值。

11. 如申請專利範圍第7項所述之記錄壓縮編碼表於虛擬唯讀記憶體的裝置，其中該虛擬位址解碼器包括：

至少一比較器，其A端子輸入一區塊界限值，該區塊界限值為該區塊之一最大索引編號，B端子輸入該索引編號，輸出端並聯連接以產生二個輸出，當B端子大於A端子



六、申請專利範圍

時，則輸出1，否則輸出0，藉以判斷該索引編號落入之區塊；

至少一反向器，用於將該比較器之其中一輸出值反向；以及

至少一及閘，其中一輸入端連接兩相鄰之前該比較器之輸出，另一輸入端連接兩相鄰之後該比較器輸出之反向，以交集輸出兩相鄰之該比較器之判斷結果。

12. 如申請專利範圍第7項所述之記錄壓縮編碼表於虛擬唯讀記憶體的裝置，其中該對應值計算模組包括：

一第一減法器，用以計算輸出該索引編號與該資料筆數總和之一第一差值；


一加法器，用以計算該第一差值與所在區塊之該起始值之和，並輸出一遞增值；以及

一第二多工器，用以選擇性輸出該可程式邏輯陣列輸出之該標記起始值或該加法器輸出之該遞增值。

13. 如申請專利範圍第12項所述之記錄壓縮編碼表於虛擬唯讀記憶體的裝置，其中該第二多工器判斷輸出的標準，係當該可程式邏輯陣列輸出之標記為重複標記時，則輸出該可程式邏輯陣列輸出之該標記起始值，該可程式邏輯陣列輸出之標記為遞增標記時，則輸出該加法器輸出之該遞增值。


14. 如申請專利範圍第7項所述之記錄壓縮編碼表於虛擬唯讀記憶體的裝置，其中更包括：

一第二減法器，用以計算輸出該索引編號與一位址偏




六、申請專利範圍


移量之第二差值，該裝置可依據該第二差值讀取儲存於該唯讀記憶體中該壓縮編碼表之資料。




第 1/24 頁




第 2/24 頁



第 2/24 頁




第 3/24 頁




第 4/24 頁




第 5/24 頁




第 6/24 頁




第 6/24 頁




第 7/24 頁




第 7/24 頁




第 8/24 頁




第 8/24 頁




第 9/24 頁




第 9/24 頁



第 10/24 頁




第 10/24 頁




第 11/24 頁



第 11/24 頁




第 12/24 頁



第 12/24 頁




第 13/24 頁




第 13/24 頁




第 14/24 頁



第 14/24 頁



第 15/24 頁




第 15/24 頁



第 16/24 頁




第 16/24 頁




第 17/24 頁



第 18/24 頁




第 19/24 頁




第 20/24 頁




第 20/24 頁



第 21/24 頁



第 21/24 頁




第 22/24 頁




第 22/24 頁



第 23/24 頁



第 23/24 頁



第 24/24 頁



	Index2	Index	Level	Zero Run	Symbol Value	Symbol Length
B1	0	388	9	0	404	9
	1	389	9	1	4064	12
	2	390	9	2	16147	14
	3	391	9	3	29835	16
	4	392	9	4	61590	16
	5	393	9	5	53120	16
	6	394	9	6	123486	17
	7	395	9	7	927165	21
	8	396	9	8	212321	18
	9	397	9	9	93233	17
B2	10	398	10	0	505	9
	11	399	10	1	6418	13
	12	400	10	2	22288	15
	13	401	10	3	62416	16
	14	402	10	4	49599	16
B3	15	403	11	0	769	10
	16	404	11	1	7716	13
	17	405	11	2	44296	16
B4	18	406	12	0	973	10

表 1




圖 1




圖 2




圖 3




圖 4